TSMCのパッケージング独占体制が静かに崩れつつある：SK HynixがIntelと提携しEMIB技術をテスト、AIチップのサプライチェーンに大きな変化の可能性

AIチップパッケージングのサプライチェーンにおける構造的な逼迫が、新たな技術提携の枠組みを生み出している。

報道によると、TSMCのCoWoSパッケージング能力が引き続き深刻な不足に直面する中、韓国のメモリ大手SK HynixがIntelにアプローチし、両社はIntelの埋め込み型マルチチップインターコネクトブリッジ（EMIB）技術を中心に研究開発協力を展開している。

SK Hynixは、EMIB技術を活用してハイバンド幅メモリ（HBM）とロジックダイの相互接続の可能性を評価しており、すでにEMIBの量産に必要となる原材料供給の研究も始めている。一方、Googleも次世代TPU AIチップにEMIBを採用することを検討していると報じられ、同技術が業界で幅広い注目を集めていることがさらに裏付けられた。

2022年末のAI競争開始以降、パッケージング能力のボトルネックは根本的に緩和されていない。各大手メーカーは生産能力の拡大や新技術の推進に尽力しているが、供給逼迫の状況は継続している。このような背景のもと、SK HynixとIntelの協力は、TSMCの生産能力が制限された後、IC設計メーカーやメモリメーカーが代替案を模索するという業界全体のトレンドを反映している。

CoWoSのボトルネックが業界に代替案を模索させる

TSMCのCoWoS（chip-on-wafer-on-substrate）技術は現在、AIチップの2.5Dパッケージングの主流ソリューションであるが、持続的な生産能力のボトルネックがAIチップサプライチェーンの主要な課題の一つとなっている。パッケージングはAI競争の中でも最初に顕著となった供給障害の一つであり、2022年末以来いまだに根本的な解消に至っていない。

こうした状況の中、IntelのEMIB技術が徐々に業界の関心を集めている。EMIBは2.5Dパッケージング技術の範疇に属し、挿入型のインターポーザーを用いてメインチップのダイとパッケージ基板を接続し、さらに基板が回路基板に繋がるという構造である。この技術路線は機能面でCoWoSと大きく重複しており、代替ソリューションを求めるメーカーにとって実現可能な選択肢となっている。

パッケージングの歩留まりは商用化の鍵となる変数

協力の展望が注目される一方で、EMIB技術が大規模な商用化を実現できるかどうかは、パッケージングの歩留まりが依然として重要な不確定要素である。著名テックアナリストの郭明錤は、この点について警鐘を鳴らしている。Intelが発表したEMIB-Tの90％の歩留まりは検証データに過ぎず、実際の量産歩留まりを示すものではないと指摘している。

郭明錤は、量産歩留まりがGoogleが次世代TPU AIチップにEMIBを採用するか否かの決定的要素になると指摘。また、この判断はSK Hynixの評価プロセスにも当てはまり、もし量産時の歩留まりが経済的に成立するレベルに達しない場合、EMIBの大規模利用は本質的な障害に直面することになる。

Intelにとっては、検証段階で得られた歩留まりの優位をいかに安定した量産力に転換するかが、AIパッケージングサプライチェーンでブレイクスルーを実現できるかどうかを直接的に左右する。

IntelはEMIBの積極的なマーケティングを展開、新たなパッケージ市場の地位を模索

IntelはEMIB技術の積極的な市場プロモーションを行っている。

最新四半期の決算発表のカンファレンスコールにおいて、Intel CEOのPat Gelsingerは、同社事業モデルの差別化された強みについて強調し、顧客フィードバックをいち早く生産プロセスに統合できる点を強調した。「当社は単なるCPUメーカーにとどまらず、先進パッケージングやファウンドリー能力も持ち合わせており、変革をより効率的に推進し、顧客の多様なワークロード要求により速く対応できる」と述べた。

報道によると、IntelのEMIBに対する積極的なマーケティング戦略と、現行のAIパッケージング市場の需給ダイナミクスが組み合わさることで、同技術がAIパッケージングサプライチェーンの重要な一部になる可能性がある。GoogleとSK Hynixが相次いでEMIBに関心を示していることは、Intelが先端パッケージング分野で実質的な市場浸透を達成しつつあることを示しており、戦略転換期にあるこの半導体大手に新たな収入源をもたらすことにもつながる。