Rezygnacja z 4F², masowa produkcja HBM4, przyspieszenie G11 NAND... Micron (MU.US) prezentuje plan działania na konferencji technicznej, JPMorgan podtrzymuje ocenę „kupuj”

Według informacji uzyskanych przez aplikację finansową ZhihuiCaiJing, najnowszy raport badawczy JPMorgan podkreśla, że Micron Technology (MU.US) szczegółowo zaprezentował swoje najnowsze innowacje technologiczne i długoterminowe plany w zakresie trzech kluczowych linii produktowych: DRAM, HBM i NAND podczas internetowego seminarium technologicznego dla inwestorów 21 października. Zespół analityków banku, kierowany przez Harlana Sura, uważa, że mapa drogowa technologii Micron jest klarowna i perspektywiczna, co sprawia, że firma powinna dalej korzystać z rosnącego popytu na pamięci napędzanego przez AI, dlatego podtrzymuje rekomendację „Przeważaj”.

Wytrwałość przy architekturze 6F² DRAM, równoległy rozwój 3D DRAM

W raporcie JPMorgan wskazano, że w zakresie ewolucji architektury DRAM Micron jasno odpowiedział na branżową debatę dotyczącą technologii 6F² vs 4F². Firma ogłosiła, że następna generacja węzłów DRAM nadal będzie wykorzystywać architekturę 6F² zamiast 4F². Firma wierzy, że dzięki rygorystycznemu zmniejszaniu węzłów, innowacjom technologicznym oraz optymalizacjom na poziomie produktu utrzyma przewagę w zakresie zużycia energii i wydajności.

Micron ujawnił, że badania nad 4F² DRAM trwają już około 20 lat, ale ostatecznie podjęto decyzję o jego nie wdrażaniu, głównie ze względu na większą złożoność procesów, wyższe koszty oraz uznanie, że zyski z miniaturyzacji są ograniczone.

JPMorgan w szczegółach opisuje trzy kluczowe wyzwania produkcyjne architektury 4F²: po pierwsze, wymaga ona bardziej intensywnych procesów osadzania i trawienia, co znacząco zwiększa ryzyko problemów z uzyskiem; po drugie, 4F² posiada jeszcze bardziej rygorystyczne wymagania dotyczące tolerancji procesowej (takie jak ustawienie i dopasowanie), co dodatkowo wpływa na możliwość produkcji i uzysk; po trzecie, sama architektura jest podatna na „floating body effect”, prowadząc do uwięzienia ładunków w kanale tranzystora, co powoduje spadki wydajności i problemy z wyciekiem prądu.

Co więcej, Micron obalił pogląd, że 4F² ma przewagę gęstości nad 6F², podkreślając, że ostateczna gęstość bitowa DRAM jest określana przez rozstaw kondensatorów (Capacitor Pitch), a nie przez rozstaw interkonektów (Interconnect Pitch) na niższych warstwach.

Zgodnie z obecnie opublikowaną mapą drogową, Micron w przyszłych generacjach węzłów DRAM będzie dalej wykorzystywał płaską architekturę 6F² (przewidywaną do 2030 r.), równolegle rozwijając technologię 3D DRAM.

Pełne rozszerzenie mapy drogowej HBM, personalizacja i pionowe układanie w centrum uwagi

W dziedzinie HBM, która wzbudza wiele zainteresowania, Micron poinformował, że HBM4 jest obecnie wdrażany na dużą skalę, a postępy są zadowalające, natomiast HBM4E jest już uwzględniony w mapie drogowej i w tym roku próbki są wysyłane do kluczowych klientów.

Patrząc w przyszłość, Micron przewiduje, że standardowe HBM i spersonalizowane HBM będą współistnieć przez długi okres. Spersonalizowane HBM poprzez integrację pamięci IP i logicznej IP z bazowym die pozwala na głębszą współpracę projektową z klientami. Zespół Micronu wskazuje, że przyszłe produkty zarówno standardowego JEDEC HBM, jak i spersonalizowanego HBM będą wykorzystywać procesy foundry, natomiast HBM4E, ze względu na wyższe wymagania dotyczące prędkości, zużycia energii i funkcjonalności, będzie wymagał bardziej zaawansowanych technologii CMOS.

Poza standardowym i spersonalizowanym HBM, Micron podkreślił również wagę długoterminowych architektur pamięci – pionowego HBM (Vertical HBM) oraz pionowej pamięci inference na brzegu (vEIM). Vertical HBM umieszczając pamięć bezpośrednio nad procesorem znacząco skraca ścieżkę między pamięcią a obliczeniami, zapewniając znaczny wzrost przepustowości; vEIM stosuje podobne rozwiązanie, lecz jest zoptymalizowany pod kątem niskiego zużycia energii w przypadkach użycia inferencji AI na brzegu (vertical HBM dla wysokiej przepustowości, vEIM – niskie zużycie energii).

Micron podkreślił, że hybrydowe łączenie, większa liczba warstw, zaawansowane zarządzanie ciepłem oraz wspólne projektowanie z klientami nabierają coraz większego znaczenia w mapie drogowej HBM. Jednak wraz z rozwojem HBM, vertical HBM i vEIM, w porównaniu do standardowej produkcji DRAM, produkty te zużywają więcej wafli, co oznacza dalszą presję na przelicznik produkcji bitów na wafel.

NAND przechodzi od razu do G11, produkty AI rozszerzają rynek

W obszarze NAND, po trzech kolejnych wiodących węzłach od G7 do G9, Micron przechodzi od razu do zoptymalizowanego pod kątem obciążeń AI węzła G11. W porównaniu z G9, celem G11 jest osiągnięcie około dwukrotnej gęstości bitowej, maksymalnie 1,5 razy wyższej prędkości I/O oraz obniżenie zużycia energii na bit o ponad 25%, a także zwiększenie liczby warstw powyżej 400.

Węzeł G11 oznacza także formalne wprowadzenie w Micron technologii łączenia wafer-on-wafer w produkcji NAND. Firma zakłada, że G11 osiągnie wysoki wolumen w drugiej połowie 2027 r. i planuje ujawnić więcej szczegółów w przyszłym roku. Dodatkowo, Micron planuje utrzymać dalszą miniaturyzację po G11 poprzez wykorzystanie nowych materiałów i bardziej gęstych architektur komórkowych.

Na poziomie produktów Micron opracowuje dwa AI-level produkty NAND: pierwszy bazuje na szybkim SLC (Oferuje od 25 mln do 100 mln IOPS), zaprojektowany specjalnie do pobierania ogromnych ilości małych danych przez GPU do wyszukiwania wektorowego i wyszukiwania kontekstu przez AI; drugi produkt nakłada NAND na chip logiczny za pomocą TSV, umieszczając wagi modeli, długie konteksty i cache KV bliżej akceleratora (nie bezpośrednio przy GPU, bo według Microna nie daje to korzyści). Ze względu na wyższe koszty, Micron współpracuje z klientami nad rozwojem drugiego produktu, a udział obu rozwiązań w rynku będzie się różnić w zależności od rynku końcowego.

W zakresie SSD dla centrów danych, Micron jako pierwszy rozpoczął masową produkcję SSD PCIe Gen6 i dostarczył dyski o pojemności 245TB; korzyści wynikające z postępu technicznego obniżają koszt pojedynczego bitu, co umożliwi dalszy wzrost pojemności dysków. JPMorgan uważa, że strategia rozwoju NAND Microna pozwoli mu w pełni skorzystać na wzroście zapotrzebowania na pamięć napędzanego przez AI, a także utrzymać lub rozszerzyć globalny udział w trójce największych producentów eSSD.

Pogłębienie współpracy z klientami i długoterminowe inwestycje w R&D, AI znacząco podnosi efektywność

Micron szczegółowo opisał istotną zmianę modelu współpracy z klientami. W porównaniu z sytuacją sprzed trzech-czterech lat, współpraca rozpoczyna się już na etapie koncepcji, obejmuje wspólne projektowanie, certyfikacje i produkcję masową, w tym z wieloma dostawcami usług chmurowych (CSP) – także projekty dedykowane. Przykładem jest rozwijanie przez Micron LPDDR6 dostosowanego do wdrożeń Meta (META.US) w centrach danych czy przekształcenie firmy portfelowej Micron Ventures, Weka, w partnera komercyjnego.

W zakresie badań i rozwoju Micron inwestuje na trzech poziomach czasowych: po pierwsze, zadeklarowano inwestycje rzędu 550 mln USD w Micron Ventures w ciągu 3–10 lat; po drugie, w perspektywie 5–10 lat prowadzona jest wspólna praca z Albany NanoTech/NY CREATES nad DRAM High-NA EUV oraz mapą drogową litografii; po trzecie, latem tego roku ogłoszono inwestycję 10 mld USD w laboratoria badawcze Micron, ukierunkowaną na ponad 10-letni horyzont czasowy.

Ponadto, Micron wdraża technologie AI na wszystkich etapach – od wczesnych badań po cały cykl produkcji w fabryce półprzewodników. Dane pokazują, że AI wspomagana konstrukcja i walidacja układów scalonych skróciły czas do produkcji najnowszego kontrolera SSD dla centrów danych o połowę w porównaniu do poprzedniego pokolenia; AI wygenerowany firmware, analiza przyczyn oraz inteligentny wybór testów skracają o 60% czas od prototypu SSD do gotowego do klienta krzemowego produktu.

Celem Micronu jest dwukrotne przyspieszenie ścieżki od innowacji do masowej produkcji (HVM) przy jednoczesnym pogłębianiu współpracy z dostawcami w obszarach litografii, pakowania/hybrydowych połączeń oraz obróbki filmów cienkowarstwowych. JPMorgan podkreśla, że te wysiłki są kluczowe dla zdolności Microna do równoczesnej realizacji wielu projektów.